Mi lesz a következő szerver chipekkel?

A heti Hot Chips konferencián a legérdekesebb bejelentések a csúcskategóriás processzorokról szóltak. Ezeket nagy Unix-alapú rendszerekhez tervezték, de megmutatják, mennyi energiát képes biztosítani a mai csúcskategóriás chipek. Nem azok a rendszerek, amelyeket legtöbbünk a vállalati szerverállványokban működtet, vagy amelyeket nagyszabású adatközpontokban látunk, hanem azok, amelyek nagyvállalatokban, vagy talán nagyvállalatokban küldetés-kritikus alkalmazásokat futtatnak. teljesítményszámítási helyzetek.

A Hot Chips minden évben az a helyszín, ahol az ilyen chipek részletes bemutatókat kapnak. Tavaly megtekintettük az IBM Power 7+ és a zNext, a Fujitsu SPARC64 X és az Oracle SPARC T5 modelljét, és ebben az évben további részleteket tudtunk meg a z-sorozatról, az Oracle SPARC M6-ról, valamint az IBM Power és a Fujitsu SPARC X sorozat utódjairól..

Ezek közül a leglenyűgözőbb az IBM Power8, amely 12 magot tartalmaz, amelyek mindegyike akár nyolc szálat is képes futtatni, magonként 512KB SRAM 2. szintű gyorsítótárat (6 MB összes L2) és 96 MB megosztott beágyazott DRAM-ot, mint 3. szintű gyorsítótárat. A rendszert részben az teszi szokatlannak, hogy egy Centaur nevű új memóriapuffer-chipet tartalmaz, amely 16 MB beágyazott DRAM-ot tartalmaz egy L4 gyorsítótárban és egy memóriavezérlőt. Minden Power8 chip csatlakoztatható ezeknek nyolchoz (összesen 96 MB beágyazott DRAM L4 off-chiphez). Vegye figyelembe, hogy minden Centaurnak négy nagysebességű DDR-portja van, teljes memóriakapacitásaként 1 TB.

A Power8 nagyméretű chip lesz 650 mm ^2-es chipnél, amelyet az IBM 22 nm-es SOI folyamatán állítanak elő. (Ez önmagában figyelemre méltó, mivel az IBM az egyetlen olyan vállalkozás, amely ezt a folyamatot forgalmazza.) Összehasonlítva az előző generációs Power 7+ -nel, amelyet 32 ​​nm-es SOI-folyamatban gyártottak, a Power8-nak több mint kétszeresének kell lennie a memória sávszélességén, 230 GB / s sebességgel. Az IBM szerint minden magnak 1, 7-szerese legyen a Power7 teljesítménye egyszálú alkalmazásoknál, és kétszer az SMT (szimmetrikus többszálú) teljesítményének.

Az IBM a saját tulajdonú felületről a PCIe Gen 3 támogatására vált a saját Coherence Attach Processor Interface (CAPI) segítségével, lehetővé téve az olyan gyorsítóknál, mint például az FPGA-k (teljesen programozható kapu-tömbök, amelyeket bizonyos alkalmazások felgyorsítására használnak) a teljes hardver-gyorsítótár koherenciának. És azt mondta, hogy a nemrégiben bejelentett Open Power Consortium részeként engedélyezni fogja a magokat.

A társaság szerint a Power Systems hagyományos ügyfelei bankok, pénzügyi ügyfelek és nagykereskedők voltak, de arról beszélt, hogy a felhasználás kibővítésére törekszenek a nagy adatok és az elemzés területén. Az IBM még nem jelentette be a termék elérhetőségét, de a beszélgetésben kijelentette, hogy "teljes rendszere van a laboratóriummal".

Az IBM további részleteket adott a zEC12 processzor alrendszeréről, amelyet tavaly "zNext" nézetben tekinttek meg. A rendszer-architektúra, amelyet a z-sorozatú mainframe-kben való használatra terveztek, legfeljebb hat központi processzor (CP) chipet tartalmaz, csatlakoztatva egy rendszervezérlőhöz (SC), mindegyik egy multi-chip modulon kombinálva, hogy egy csomópontot hozzon létre a rendszer. (Mindegyik rendszernek lehet több csomópontja.) Mindegyik CP hat 5, 5 GHz-es maggal rendelkezik, mindegyik saját L1 és L2 gyorsítótárral, és 48 MB megosztott eDRAM L3 gyorsítótárral, összesen 2, 75 milliárd tranzisztorra egy olyan szerszámon, amelynek mérete 598 mm2, és 32 nm SOI. Az SC-nek 192 MB megosztott L4 eDRAM-ja, valamint a hat CP interfészei vannak, és 3, 3 milliárd tranzisztort használ 526 mm ² méretű szerszámnál, amely szintén 32 nm SOI-n készül.

A cég szerint ez a chip a nagymértékben virtualizált környezetekhez, a nagyméretű egyképes munkaterheléshez és a processzorok közötti nagy adatmegosztáshoz lett optimalizálva. Az IBM megjegyezte, hogy a mainframe-k továbbra is a legtöbb ATM, hitelkártya és nagy élelmiszerboltok rendszerének középpontjában állnak.

Az Unix rendszerek esetében a Power jellemzően az Intel Itanium ellen áll, amely nem volt jelen az ezévi kiállításon, valamint az Oracle (a Sun felvásárláson alapuló) és a Fujitsu SPARC-alapú tervei ellen.

Az Oracle előnézete a SPARC M6-nak, amely ugyanazt az S3 magot használja, mint az előző M5, amely hatmagos / 48 szálú kivitel volt, legfeljebb 32 aljzat, de nagyobb méretűnek kellene lennie. Az M6 12 maggal / 96 szálakkal rendelkezik, 48 MB L3 gyorsítótárral, és úgy tervezték, hogy akár 96 foglalatot méretezzenek, egy Bixby nevű chip segítségével, amely híd chipként működik, hogy jobban lehetővé tegye a memória koherenciáját a több foglalat között. (A "ragasztó nélküli" méretezéshez akár nyolc aljzat méretezhető speciális hajó nélkül.) Például egy jelenlegi M5-32 rendszer 32 M5 SPARC processzort és 12 Bixby chipet tartalmaz. Az M6-ot, amelynek 4, 27 milliárd tranzisztorral rendelkezik, szintén egy viszonylag szokásos 28 nm CMOS-eljárással gyártják.

Az Oracle szerint az M6 az Oracle szoftverére lett beállítva, beleértve az alapszoftvert és az adatbázis-veremt, valamint a memóriában lévő adatbázisokat és alkalmazásokat.

A Fujitsu bemutatta SPARC64X + készülékét, a SPARC64 X utódját. Ismét úgy tűnik, hogy ez sem óriási változás; az elődéhez hasonlóan 16 maggal rendelkezik, két száltal, és 24 MB megosztott 2. szintű gyorsítótárral, és körülbelül hárommilliárd tranzisztorral rendelkezik, körülbelül 600 mm ² méretű szerszámon. De nagyobb teljesítményt, akár 3, 5 GHz-et és sokkal nagyobb csúcsteljesítményt kínál, mivel a Fujitsu 448 gigaflops és 102 GBps memóriateljesítményt igényel. Négy CPU-ból és két keresztrúd-chipekből épített blokkok felhasználásával akár 64 foglalatot is méretezhet, amelyeket XB-knek hív. Minden aljzat legfeljebb 1 TB DRAM-ot képes támogatni. Egy nagy változás az, hogy a chipek közötti összeköttetések sokkal gyorsabbak.

A Fujitsu felhívta a figyelmet arra is, hogy mit ír le a "szoftver a chipbe" motorokról, amelyek célja az egyes alkalmazások felgyorsítása, beleértve a titkosítást, a tizedes szám könyvtárakat és az adatbázis feldolgozását.

A Fujitsu és a Sun egyaránt beszélt a SPARC chipek tervezésében szerzett éves tapasztalatról, és ígéretet tettek a további fejlesztésekről.

Ezeknek a processzoroknak a kiszolgálói piac viszonylag kis szeleteire van szükségük. De gondoljon az alapul szolgáló technológiára: 64 vagy 96 aljzat támogatása, aljzatonként terabájt memóriával, olyan dolgokkal, mint a beágyazott DRAM, a gyorsabb összeköttetések és a jobb koherencia. Ez mind nagyon elképesztő és hihetetlenül erős.