Fedezze fel a szilárdtest áramkörökkel foglalkozó konferencia kiemelt eseményeit (isscc)

Sokat hallottunk arról, hogy a Moore törvénye az utóbbi időben lelassul, és bár ez bizonyos esetekben igaznak tűnik, a félvezető-üzlet más részein folyamatos haladás tapasztalható. A múlt heti Nemzetközi Szilárdtest Áramkörök Konferencián (ISSCC) úgy tűnt, hogy a nagy chip tendenciák új anyagok, új technikák és új ötletek bevezetésén alapulnak, amelyek célja a tranzisztor sűrűségének növelése és az energiahatékonyság javítása. Természetesen ez nem igazán hír. Láttuk, hogy ez tükröződik a logikai chipek előállításának új 7nm-es folyamatokról, az 512 Gb 3D NAND chipek létrehozásáról és számos új processzorról szóló beszédeiben.

A chipek tervezői új szerkezeteket és anyagokat fontolgatnak a tranzisztorok számára, amint azt a fenti TSMC dia mutatja. Rengeteg vita folyt a tranzisztorok készítésére szolgáló új eszközökről, ideértve a litográfiai fejlesztéseket, például az EUV-t és az irányított öngyűjtést, valamint a többszörös meghalások új csomagolásának új módjait.

Mielőtt belemélyednék a részletekbe, számomra nagyon elképesztő marad, mennyire messzire jutott a chipipar, és hogy az átható chipek hogyan váltak mindennapi életünkbe. A Texas Instruments műszaki vezetője, Ahmad Bahai előadásában megjegyezte, hogy 2015-ben az ipar átlagosan 109 zsetont adott el a bolygó minden emberére. Beszéde arra összpontosított, hogy az egyetlen alkalmazás - elsősorban a PC-k, majd a mobiltelefonok - által dominált piacok helyett az iparágnak most inkább arra kell összpontosítania, hogy „mindent okosabbá tegyen”, mivel a különféle chipek hatalmas számú alkalmazásban találják meg az utat..

Az iparnak azonban nagy kihívásokkal kell szembenéznie. Azon vállalatok száma, amelyek megengedhetik maguknak, hogy építsenek élvonalbeli logikai gyártóüzemeket, a huszonkettőtől a 130 nm-es csomóponttól mindössze négy vállalathoz fordul ma a 16/14 nm-es csomóponton (Intel, Samsung, TSMC és GlobalFoundries), új folyamattal a technológia fejlesztése milliárd dollárba kerül, az új üzemek pedig még többet fizetnek. Valójában a múlt héten az Intel kijelentette, hogy 7 milliárd dollárt költ 7 millió dollár fejlesztésére egy fab héjában, amelyet néhány évvel ezelőtt építettek Arizonában.

Ennek ellenére számos előadást tartottak a különböző társaságok terveiről, hogy a 10 és 7 nm folyamatokra lépjenek át.

A TSMC befejezte a 10 nm-es folyamatát, és az első bejelentett chip a Qualcomm Snapdragon 835 volt, amelynek hamarosan esedékessé válik. A TSMC a legtávolabbi lehet annak a ténynek a kereskedelme során, amelyet egy 7 nm-es folyamatnak hív, és az ISSCC-ben egy funkcionális 7 nm-es SRAM tesztcsipet írt le. Ez a most már szokásos FinFET tranzisztor koncepciót fogja használni, de néhányukkal áramkör technikák, amelyek révén megbízhatóan és hatékonyan működik kisebb méretben is. Nevezetesen, a TSMC azt állítja, hogy a 7 nm-es chipek első verzióját merítő litográfiával fogja előállítani, ahelyett, hogy az EUV-re várná, mint a legtöbb versenytársa.

Emlékezzünk arra, hogy az a tény, amelyet az egyes nagy gyártók 7nm-nek hívnak, óriási mértékben változik, tehát a sűrűség szempontjából valószínű, hogy a TSMC 7nm-folyamat hasonló lesz az Intel közelgő 10nm-es folyamatához.

A Samsung a 7nm-en is dolgozik, és a társaság világossá tette, hogy az EUV-ra vár. A kiállításon a Samsung beszélt az EUV litográfia előnyeiről, valamint a technológia alkalmazásában elért haladásáról.

3D NAND

Néhány érdekesebb bejelentés az 512 Gb 3D NAND vakura vonatkozott, és megmutatta, hogy a NAND vakusűrűsége milyen gyorsan növekszik.

A Western Digital (amely megszerezte a SanDisk-t) beszélt egy 512 Gb méretű 3D NAND vakukészülékről, amelyet a show előtt bejelentett, és elmagyarázta, hogy ez a készülék miként növeli az ilyen chipek sűrűségét.

Ez a speciális chip 64 réteg memóriacellát és cellánként hárombitet használ, hogy elérje az 512Gb-t egy olyan szerszámnál, amely 132 négyzetmilliméter. Nem egészen olyan sűrű, mint a Micron / Intel 3D NAND tervezés, amely eltérő architektúrát alkalmaz a tömb alatti perifériás áramkörökkel (CuA), hogy elérje a 768 Gb-ot egy 179 négyzet milliméteres szerszámnál, de ez egy jó lépés előre. A WD és a Toshiba elmondta, hogy képes javítani a megbízhatóságot, 20% -kal felgyorsítani az olvasási időt, és másodpercenként 55 megabájt (MBps) sebességet tud elérni. Ez a kísérleti gyártásban és 2017 második felében várhatóan a mennyiségi termelésben lesz.

A Samsung nem mutatta be túlmúlását az új 64-rétegű 512 Gb 3D NAND chipjével, egy évvel azután, hogy egy 48 rétegű 256 GB-os eszközt mutatott be. A cég nagy hangsúlyt fektetett arra, hogy bemutassa, hogy míg a 2D NAND vaku sűrűsége évente 26% -kal nőtt 2011-től 2016-ig, addig a három év bevezetése óta képes volt a 3D NAND vaku vaku sűrűségét 50% -kal növelni évente 50% -kal. ezelőtt.

A Samsung 512 Gb-os chipjének, amely szintén három bit / cellánkénti technológiát használ, a szerszámméret 128, 5 négyzetmilliméter, ami kissé sűrűbbé teszi a WD / Toshiba kivitelét, bár nem olyan jó, mint a Micron / Intel kivitel. A Samsung beszédének nagy részét azzal magyarázta, hogy a vékonyabb rétegek használata miként jelentett kihívásokat, és hogyan hozott létre új technikákat az ezeknek a vékonyabb rétegeknek a felhasználásával létrehozott megbízhatóság és energia kihívások kezelésére. Azt mondta, hogy az olvasási idő 60 mikrosekund (149MBps szekvenciális olvasás), az írási teljesítmény 51MBps.

Nyilvánvaló, hogy mind a három nagy NAND flash tábor jó eljárást hajt végre, és az eredménynek sűrűbbnek és végül olcsóbb memóriának kell lennie mindegyikből.

Új kapcsolatok

Az egyik téma, amelyet az utóbbi időben a legérdekesebbnek találtam, a beágyazott multi-die összekötő híd (EMIB) koncepciója, amely alternatíva más úgynevezett 2.5D technológiák számára, amelyek több meghal egyetlen chipcsomagban, amely olcsóbb, mert nem igényel szilícium beavatkozót vagy átvezető szilíciumot. A kiállításon az Intel erről beszélt, amikor egy 14nm-es, 1 GHz-es FPGA-t írt le, amelynek 5 mm-es dielektromos méretét hat különállóan gyártott 20nm-es adó-adó-vevõ veszi körül, akár esetleg más technológiák esetén is. (Ez feltehetően a Stratix 10 SoC.) De a hét későbbi részében érdekesebbé vált, mivel az Intel ismertette, hogyan fogja ezt a technikát felhasználni Xeon szerver chipek létrehozására 7 nm-en és a harmadik generáció 10 nm-en.

Processzorok az ISSCC-nél

Az ISSCC számos bejelentést látott az új processzorokról, de a chip bejelentések helyett a technológiára helyezték a középpontba a hangsúlyt, amely valójában a chipek lehető legjobb működését teszi lehetővé. Érdekeltem, hogy új részleteket látjak számos nagyon várt zseton esetében.

Az AMD új ZEN architektúrájának felhasználásával várom, hogy az új Ryzen chipek hamarosan megérkezzenek, és az AMD sokkal több technikai részletet adott a Zen mag kialakításáról és a különféle gyorsítótárakról.

Ez egy 14 nm-es FinFET chip, amely alapvető kialakításon alapul, amely magból álló komplexet tartalmaz 4 maggal, 2 MB 2. szintű gyorsítótárat és 8 MB 16 utas asszociatív 3. szintű gyorsítótárat. A cég szerint a nyolcmagos alapfrekvencia, 16-menet A verzió 3.4 GHz-es vagy annál magasabb lesz, és a chip a ciklusonkénti utasítások több mint 40 százalékos javulását nyújtja (IPC), mint az előző AMD kialakítás.

Az eredmény egy új mag, amelyet az AMD állít jelentése hatékonyabb, mint az Intel jelenlegi 14 nm-es kialakítása, bár természetesen a valódi teljesítmény megtekintéséhez természetesen meg kell várnunk a végső chipeket.

Mint korábban leírtuk, ez eredetileg a Summit Ridge néven ismert asztali chipekben lesz elérhető, és a tervek szerint heteken belül elérhetők lesznek. A Nápoly néven ismert szerver verzió várhatóan a második negyedévben várható, és az APU integrált grafikával, elsősorban laptopok számára, idén később jelenik meg.

Az IBM részletesebb információkat adott a csúcskategóriás szerverekhez tervezett Hot Chips-en bemutatott Power9 chipekről, amelyeket most "kognitív számításra optimalizáltak". Ezek a 14 nm-es chipek, amelyek verziókban elérhetők lesznek mind kicsinyítéshez (24 maggal, amelyek 4 egyidejű szál kezelésére képes), akár méretarányosra (12 maggal, amely 8 egyidejű szál kezelésére képes.) A chipek támogatják a CAPI-t (Coherent Accelerator Processor) Interfész), beleértve a CAPI 2.0-t, a PCIe Gen 4 hivatkozásokat használva, másodpercenként 16 gigabites sebességgel (Gbps); és az OpenCAPI 3.0, akár 25 Gbps sebességgel történő működésre. Ezenkívül az NVLink 2.0-vel együtt fog működni az Nvidia GPU gyorsítóinak csatlakoztatásakor.

A MediaTek áttekintést adott a közelgő Helio X30-ról, egy 2, 8 GHz-es 10 magos mobilprocesszorról, amely kiemelkedő, hogy a vállalat elsőként 10nm-es folyamatban készül (valószínűleg a TSMC-nál).

Ez azért érdekes, mert három különböző alapkomplexummal rendelkezik: az elsőnek két ARM Cortex-A73 2, 8 GHz-en működő magja van, amelyek célja a nehéz feladatok gyors kezelése; a második négy 2, 5 GHz-es A53 maggal rendelkezik, amelyeket a legjellemzőbb feladatokra terveztek; és a harmadik négy 2, 0 GHz-es A35 magdal rendelkezik, amelyeket akkor használnak, amikor a telefon tétlen vagy nagyon könnyű feladatokra szolgál. A MediaTek szerint az alacsony energiatartalmú A53 klaszter 40 százalékkal nagyobb energiahatékonyságú, mint a nagyteljesítményű A73-klaszter, és hogy az ultra alacsony fogyasztású A35-klaszter 44 százalékkal hatékonyabb energiafogyasztással rendelkezik, mint az alacsony fogyasztású klaszter.

A kiállításon rengeteg tudományos cikk folyt, amelyek kifejezetten gépi tanulásra tervezték a chipeket. Biztos vagyok benne, hogy sokkal nagyobb hangsúlyt fogunk látni ennek a továbblépésnek, a GPU-któl a passzív módon párhuzamos processzorokig, amelyek 8 bites számítások kezelésére készültek, a neuromorf chipekig és az egyedi ASIC-ekig. Ez egy kialakulóban lévő terület, de az a terület, amelyre jelenleg hihetetlenül nagy figyelmet fordítanak.

Még távolabb a legnagyobb kihívás a kvantumszámítás felé mozdulhat el, amely a számítástechnika egészen más módja. Miközben további beruházásokat látunk, még mindig hosszú a távoli út a jelenetes technológiáktól.

Időközben azonban sok újszerű zsetonra számíthatunk.

Michael J. Miller a Ziff Brothers Investments, egy magánbefektetési vállalkozás vezető információs tisztje. Miller, aki 1991 és 2005 között a PC Magazine főszerkesztője volt , a PCMag.com e blogját írja, hogy megosszák gondolataikat a PC-vel kapcsolatos termékekkel kapcsolatban. Ebben a blogban nem kínálnak befektetési tanácsot. Minden kötelezettséget elutasítanak. A Miller külön működik egy olyan magánbefektetési vállalkozásnál, amely bármikor befektethet olyan cégekbe, amelyek termékeiről ebben a blogban beszélünk, és az értékpapír-ügyletek nem kerülnek nyilvánosságra.