Az Intel 10 nm-es folyamata: ez nem csak a chip méretezés

A tegnapi bemutató sorozatban az Intel sokkal több információt közölt a fejlett processzorok elkészítésére várható 10 nm-es folyamatáról, egy új, 22 nm-es FinFET folyamatot mutatott be, amely alacsonyabb teljesítményű és alacsonyabb költségű eszközökhöz készült, új mutatót javasolt a chip-csomópontok összehasonlításához, és általánosságban eljuttatta a az a gondolat, hogy "Moore törvénye él és jó." A legjobban az volt az ötlet, hogy a feldolgozók továbbra is válnak sűrűbb , az új folyamat csomópontok nehézsége és költsége arra készteti a teljes átgondolást, hogy miként kell a chipeket a jövőben megtervezni.

Mark Bohr, Intel Senior Fickó valamint a folyamat-architektúra és az integráció igazgatója, az Intel szokásos hangszóróját adta arról, hogy miként vezet a félvezető-ipar a technológiai technológiában. Azt mondta, az Intel továbbra is körülbelül hároméves vezetéssel rendelkezik versenytársaival szemben, annak ellenére, hogy a chipgyártók, mint például a Samsung és a TSMC, folyamatban vannak a 10nm-es folyamatoknak, mielőtt az Intel 10nm-es termékei az év vége felé megjelennének. Bohr szerint az Intel bemutatta az iparág legfontosabb fejleményeit az elmúlt 15 évben, ideértve a feszített szilíciumot, a magas fémkapukat és a FinFET tranzisztorokat (amelyeket az Intel eredetileg Tri-Gate-nek neveztek, bár azóta visszatért az iparági szabványnév használatához)..

Bohr elmondta, hogy az összes gyártó által használt csomópontok száma már nincs értelme, és ehelyett egy új mérés elvégzésére szólított fel, amely a tranzisztorok számát osztja a cella területével, a NAND cellák pedig a mérés 60 százalékát, és a Scan Flip-Flop A logikai cellák 40% -át számítják (egyértelművé téve, hogy nem a NAND flash memória cellákra, hanem a NAND vagy a „negatív-ÉS” logikai kapukra utal). Ez megadja a tranzisztorokban mért négyzet milliméterenkénti mérést, és Bohr egy grafikont mutatott, amely az Intel ilyen méretarányú fejlődését tükrözi: 3, 3 millió tranzisztor / mm2 45 nm-en 37, 5 millió tranzisztor / mm2 14 nm-en, és több mint 100 millió tranzisztoron mozog. / mm ² 10 nm-en.

Az elmúlt években az Intel a kapu hangmagasságának logikai cellájának magasságát mérésként használta, ám Bohr szerint ez már nem tartalmazza az Intel által elért összes előrelépést. Azt mondta, hogy ez az intézkedés továbbra is jó relatív módszer összehasonlítás, de nem adott kemény számot.

Bohr elmondta, hogy annak ellenére, hogy a csomópontok közötti idő meghosszabbodik - az Intel már nem képes új csomópontokat bevezetni kétévente -, a társaság jobb a normál terület méretezésnél, amelyet az Intel hív " hiper skálázás Msgstr "" "Egy diagramot mutatott be, amely bebizonyította, hogy az Intel mind a 14 nm, mind a 10 nm sebességgel képes a logikai területet 37% -kal megtenni az előző csomópont logikai területének méretével.

Bohr megjegyezte, hogy a processzor többi része - nevezetesen a statikus véletlen hozzáférésű memória és a bemeneti-kimeneti áramkör - nem zsugorodik ugyanolyan sebességgel, mint a logikai tranzisztorok. Összegezve azt mondta, hogy a méretezés fejlesztése lehetővé teszi az Intel számára, hogy egy chipet vegyen igénybe, amelynek 45 nm-en 100 mm2-re lenne szükség, és egyenértékű chipet készít mindössze 7, 6 mm ^2- en 10 nm-en, feltételezve, hogy a jellemzői nem változnak. (Természetesen a valós világban minden egyes következő generációja) csip hozzáad további funkciókat.)

Stacy Smith, az Intel gyártási, üzemeltetési és értékesítési ügyvezető alelnöke azt mondta, hogy ennek eredményeként - noha a csomópontok között hosszabb időt vesz igénybe - a kiegészítő méretezés ugyanazokkal a javulásokkal jár, mint az előző kétéves sebesség biztosított az idő múlásával.

Ruth Brain, egy Intel Fickó Az összekapcsolási technológia és az integráció igazgatója, a vállalat meglévő 14 nm-es technológiájáról beszélt, amely 2014-ben kezdte meg gyártását, és azt állította, hogy sűrűsége hasonló ahhoz a 10 nm-es termékhez, amelyet mások idén kezdnek el szállítani.

Elmagyarázta, hogy ez a folyamat hogyan vezette be " hiper skálázás "részben egy hatékonyabb multi-mintázási technika alkalmazásával, hogy finomabb elemeket hozzon létre, mint a 80 nm-es vonalak, vagyis a jelenlegi 193 nm-es merítéses szkennerek egyetlen lépésben képesek létrehozni. Az Intel azt mondta, hogy az" ön igazított kettős mintázat "elnevezésű technológia felhasználásával "(SADP) helyett a más gyártók által alkalmazott Litho-Etch-Litho-Etch módszer pontosabb és következetesebb eredményeket érhet el, ami jobb hozamokat és teljesítményt eredményez.

Összességében Brain mondta a hiper skálázás az eredmények 1, 4-szer annyi dollárra jutnak, mint a hagyományos méretezés lehetővé tenné, és ez nagyjából megegyezik az Intel megtakarításaival, amelyeket az Intel megszerezne, ha az ipar 300 mm-ről 450 mm-es szilícium ostyára változna (ez a kapcsoló széles körben elterjedt) tárgyalt, de úgy tűnik, hogy egyelőre elhagyták).

Kaizad Mistry, a vállalati alelnök és a logikai technológia fejlesztésének társigazgatója elmagyarázta, hogyan hiper skálázás technikákat alkalmaznak 10 nm-en, és további részleteket adtak a társaság 10 nm-es folyamatáról, amelyet "teljes generáció előtt áll" más 10 nm-es technológiáknak nevezett. Összességében azt mondta, hogy a 10 nm-es csomópont vagy akár 25% -kal javítja a teljesítményt ugyanazon a teljesítményen, vagy majdnem 50% -kal csökkenti a teljesítményt ugyanazon teljesítmény mellett, mint a 14 nm-es csomópont.

Mistry az Intel folyamatát úgy jellemezte, hogy 54 nm kapu hangmagasságot és 272 nm sejtmagasságot, valamint 34 nm fin finomságot és legalább 36 nm fém hangmagasságot használ. Alapvetően azt mondta, hogy ez azt jelenti, hogy az uszod 25% -kal magasabb és 25% -kal szorosabban helyezkedik el, mint a 14 nm-nél. Elmondása szerint ez részben "ön igazított négyzetmintázattal" valósult meg, amely az Intel által a 14 nm-es többmintázatos kialakításra kifejlesztett folyamatot tovább tovább bővítette, ezáltal lehetővé téve a kisebb funkciókat. (De megjegyzem, ez úgy tűnik, hogy azt jelzi, hogy a kapu hangmagassága nem méretez olyan gyorsan, mint az előző generációkban.)

Két új hiper skálázás az előrelépések szintén segítettek - mondta. Ezek közül az első a "kapcsolatfelvétel aktív kapu ", ami azt jelenti, hogy az a hely, ahol a kapu keresztezi a uszony egy tranzisztor létrehozásához közvetlenül a tetején, nem pedig annak alatt kell lenni. Azt mondta, hogy ez további 10 százalékos területskálázást eredményez a hangmagasság felett. A második technikát, amelyet Mistry szerint már korábban is használtak, de a FinFET tranzisztorokkal nem, az úgynevezett "egyetlen dummy gate". A 14 nm-es generációban az Intel tranzisztoroknak teljes "hamis kapuk" voltak az egyes logikai cellák szélén; 10 méterre azonban Mistry azt mondta, hogy mindössze fél fél kapu található mindkét szélén. Ez további 20 százalékkal hatékony terület skálázási előnyt jelent, mondta.

Mistry mondta, ezek a technikák együttesen lehetővé teszik a tranzisztorok sűrűségének 2, 7-szeres javulását, és lehetővé teszik a vállalat számára, hogy négyzet milliméternél több mint 100 millió tranzisztort állítson elő.

A minisztérium egyértelmûvé tette azt is, hogy a 14nm-hez hasonlóan a folyamatcsomópontok közötti növekvõ idõszak lehetõvé tette a társaság számára, hogy minden csomópontot évente kicsit javítson. A Mistry általános értelemben két további, 10 nm-es gyártási csomópontot tervezett, amelyek jobb teljesítményt nyújtanak. (Érdekesnek találtam - és kissé aggasztó -, hogy bár ezek a táblázatok a 10nm-es csomópontokat mutatják, amelyek egyértelműen kevesebb energiát igényelnek, mint a 14nm-es csomópontok, azt sugallják, hogy az első 10nm-es csomópontok nem nyújtanak olyan sok teljesítményt, mint a legutóbbi 14nm).

Azt mondta, hogy a 10nm ++ folyamat további 15 százalékkal jobb teljesítményt eredményez ugyanazon teljesítmény mellett vagy 30 százalékos teljesítménycsökkentést eredményez ugyanabban a teljesítményben, mint az eredeti 10 nm-es eljárás.

Később, Murthy Renduchintala, az ügyfél és az IoT vállalkozások és rendszerek architektúra csoportjának elnöke kifejezettebben fogalmazta meg, és elmondta, hogy a fő termékek célja, hogy évente több mint 15 százalékkal javítsák a teljesítményüket egy "éves termékkadencia" alapján.

Bohr visszatért egy új, a FFL nevű folyamat leírására, azaz 22 nm-es feldolgozást végez alacsony szivárgású FinFET-ekkel. Azt mondta, hogy ez a folyamat lehetővé teszi az energiaszivárgás 100-szoros csökkentését a hagyományos síkhoz képest technológia, és volna magasabb sűrűség, mint bármely más 22 nm-es eljárásnál, a nagyobb teljesítményű FinFET-ekkel együtt. Érdekes az, hogy egy chip kialakítás két különböző típusú tranzisztort használhat egyetlen chipben; nagy teljesítményű tranzisztorok olyan alkalmazásokhoz, mint az alkalmazás feldolgozása, és alacsony szivárgású tranzisztorok a mindig-mindig-mindig csatlakoztatott áramkörökhöz.

Úgy tervezték, hogy versenyezzen más 22 nm-es folyamatokkal, például a Global Foundries 22 nm-es FDX (szilikon-szigetelőn) folyamattal. Az ötlet úgy tűnik, hogy ha 22nm-rel jár, elkerülheti a kettős mintázatot és a további költségeket, amelyeket a szigorúbb csomópontok igényelnek, de ugyanakkor jó teljesítményt ér el.

Renduchintala arról beszélt, hogy az integrált eszközgyártóként (IDM) - egy processzort tervező és gyártó vállalkozásként is - az Intel előnye, hogy "összefonódik a technológiai technológia és a termékfejlesztés között". A vállalat választhat többféle IP és folyamattechnika közül, ideértve azokat a tranzisztorokat is, amelyek a terv minden egyes részéhez megfelelnek - mondta.

Ami a legérdekesebb volt, az a vita volt, hogy a processzortervezés hogyan mozog a hagyományos monolit magtól a „mix and match” kialakításig. A heterogén magok elképzelése semmi új, de nagy változás lehet az a gondolat, hogy a processzor különféle részeit meg lehet építeni a meghalókra, a különböző folyamatok felhasználásával, összekapcsolva.

Ez lehetővé teszi a beágyazott multi-interconnect bridge (EMIB) használatát, amelyet az Intel a legújabb Stratix 10 FPGA technológiáival kezdte el szállítani, és a közelmúltbeli befektető napján megvitatta a jövőbeli Xeon szervertermékek használatát.

Renduchintala egy jövőbeli világot írt le, ahol egy processzor CPU- és GPU-magjait a legújabb és legszorosabb folyamatokkal állíthatja elő, olyan dolgokkal, mint például az IO-összetevők és a kommunikáció, amelyek nem részesülnek ennyire a megnövekedett sűrűségből. tovább egy korábbi folyamat, és még régebbi csomópontokon más dolgok. Mindezeket a szerszámokat ebből az EMIB-hídból lehet összekapcsolni, amely lehetővé teszi a gyorsabb összeköttetéseket, mint a hagyományos multi-chip csomagok, de olcsóbb, mint a szilikon interposzter használata.

Ha ezek a dolgok megvalósulnak, az új processzorok teljes kerete megváltozhat. Attól kezdve, hogy néhány évente új processzort készítsünk egy teljesen új folyamatra, elindulhatunk felé egy világ ami magában foglalja a folyamattechnológia sokkal fokozatosabb megváltoztatását a chip egyetlen részén. Ez azt is lehetővé teszi, hogy még sok más dolgot hozzáadhasson magához a chipekhez, a több IO integrálásától kezdve alkatrészek, a különféle memóriákhoz. Hosszú távon ez nagy változásokat jelezhet a chipek - és az általuk táplált rendszerek - működésében.

Michael J. Miller a Ziff Brothers Investments, egy magánbefektetési vállalkozás vezető információs tisztje. Miller, aki 1991 és 2005 között a PC Magazine főszerkesztője volt , a PCMag.com e blogját írja, hogy megosszák gondolataikat a PC-vel kapcsolatos termékekkel kapcsolatban. Ebben a blogban nem kínálnak befektetési tanácsot. Minden kötelezettséget elutasítanak. A Miller külön működik egy olyan magánbefektetési vállalkozásnál, amely bármikor befektethet olyan cégekbe, amelyek termékeiről ebben a blogban beszélünk, és az értékpapír-ügyletek nem kerülnek nyilvánosságra.