Videó: TSMC 7nm vs Intel 10nm Density (November 2024)
Miközben nagyon kevés információt adott a jövőbeli termelési terveiről, az Intel a múlt héten tartott befektetői ülésén hangsúlyozta, hogy mennyire fontosnak tartja a Moore-törvényt, Gordon Moore társalapítójának nyilatkozatát, miszerint a chip-sűrűség kétévente megduplázódik. A társaság arról beszélt, hogy a mostani Core M és a közelgő szélesebb körű Broadwell vonalakhoz használt 14 nm-es termelési folyamat megmutatta a teljes generáció értékének méretezését, és azt mondta, hogy hasonló méretezést vár a jövőbeli 10 és 7 nm-es csomópontoktól, annak ellenére, hogy növekszik a tőkeköltségek minden csomópont.
Brian Krzanich, a vezérigazgató azzal kezdte a találkozót, hogy arról beszélt, hogy Moore törvénye miként érinti el jövő év 50. évfordulóját, és azt mondta, hogy ez továbbra is a társaság egyik legfontosabb stratégiai követelménye. "A mi feladatunk, hogy a lehető leghosszabb ideig folytatjuk" - mondta.
De elsősorban Bill Holt (a fenti), a technológiai és menedzsment csoport vezérigazgatója számára volt a feladata, hogy elmagyarázza, hogyan jut a vállalat oda.
Holt felhívta a figyelmet az Intel problémáira a 14 nanométeres technológia fellendítésében, és megjegyezte, hogy több mint 2, 5 évbe telt, amíg a 14 nanométeres folyamat jó hozamot kap a normál kétéves ütem helyett. Jelenleg a 14 nm-es hozam még mindig nem olyan jó, mint a vállalat 22 nm-nél, de "egészséges tartományban" és kezd konvergálni a korábbi folyamattal, amely szerint az Intel a legmagasabb hozamú folyamat volt. Ennek eredményeként - mondta - az említett alkatrészek gyártásának költségei kissé magasabbak a negyedik negyedévben, ami hatással lesz a különbözetekre a jövő év elején, de azt vélte, hogy 2015 végén megváltozik. "A tőkeintenzív környezetben továbbra is lehetséges a valódi költségcsökkentés. "- mondta Holt.
Néhány előadás után, amelyet néhány hónappal ezelőtt láttam az Intel fejlesztői fórumán, Holt elmagyarázta, miért volt a 14 nm-es csomópont valódi zsugorodás, még akkor is, ha egyetértett azzal, hogy a 14 nm-es nómenklatúra lényegében értelmetlen. "Ebben nincs semmi, ami 14-es" - mondta.
De a 22 nm-es Haswell-elődhöz képest, a FinFET kialakításában az uszonyok közötti távolság 0, 70-re csökkent (amit megjegyezte, a cél volt, mivel minden dimenzió 30% -ának csökkentése egy felület teljes felének csökkentését eredményezné). meghal, feltételezve, hogy azonos számú tranzisztorral rendelkezik), de a kapu hangmagassága csak 0.78x-ra csökkent. De megjegyezte, hogy az összeköttetés hangmagassága a szokásosnál nagyobb mértékben, 0, 65x-re (80 nm-től 52 nm-ig) növekszik, és a kombináció a teljes chip közel 50% -át teszi lehetővé (az összes többi egyenlő). Megjegyezte, hogy ez a chip különböző részein változik, az SRAM méretezése 0, 54-szeres, de az összekapcsolások és a grafikák nagyobb méretezést mutatnak.
Ahhoz, hogy ezt a munkát elvégezzék, az Intel tranzisztorokat hozott létre kevesebb, szorosabb és hosszabb vékony peremből, hogy létrehozza a tranzisztorokat. Más szavakkal: nem csak az uszonyok közelebb kerültek egymáshoz, hanem most is hosszabbak.
A verzió további változásai között szerepel az Intel az alkatrészek közötti „szándékos” légrések első használata, amely lehetővé teszi a jobb összeköttetés teljesítményét.
Ha összehasonlítja a 14 nm széleswell-chip-et a 22 nm-es Haswell-verzióval, Holt szerint az új chipnek 35% -kal több tranzisztorja van - 1, 3 milliárd -, de 37% -kal kisebb, tehát 2, 2-szeresére nő a tranzisztor sűrűsége, miközben az extra tranzisztorok a továbbfejlesztett dolgokra irányulnak. grafikai teljesítmény.
Összességében elmondta, hogy "ténylegesen át kell méreteznie" a költségek csökkentése érdekében - egy olyan terület, ahol Holt azt mondta, hogy úgy gondolja, hogy az Intel meghaladja a versenytársakat, mint például a Samsung és a Taiwan Semiconductor Manufacturing Corp. (TSMC). Azt mondta, hogy a tranzisztorra eső költségek továbbra is csökkennek, és még kissé alacsonyabbak a történelmi trendvonalnál 14 nm-en, és azt jósolta, hogy továbbra is a vonal alatt lesznek 10 nm-en és 7 nm-en. Azt mondta: az új csomópontok nemcsak a költségeket, hanem a teljesítmény javítását is jelentik majd. Legalább 7 órán keresztül azt mondta: "Folytathatjuk a Moore törvény ígéretének teljesítését."
Egy másik bemutatóban Stacy Smith pénzügyi vezérigazgató elmagyarázta az egyes új csomópontokhoz jutás magas költségeit, bemutatva az egyes csomópontok előállításához szükséges relatív beruházási kiadásokat. Azt mondta, hogy egyre nehezebb és tőkeigényesebb.
Megjegyezte, hogy a 22 nm-nél kezdődő költségeknél "felfelé emelkedtek" a többszörös mintázás szükségessége (a litográfia többszöri használata a szerszám egyes rétegein), de azt mondta, hogy az ostya kezdésének száma csökkent a 32 nm-es csomópont óta, mivel a súlyozott átmérője most kisebb. Összességében azonban a 14 nm-es csomópont mintegy 30% -kal nagyobb tőkeigényes, mint az előző generáció, de az alapvető chip 37% -kal kisebb.
Az Intel összesen körülbelül 11 milliárd dollár tőkeköltséget költ 2014-ben, és a tervek szerint 2015-ben kb. 10, 5 milliárd dollárt költ. A 2014-es kiadások körülbelül 7, 3 milliárd dollár a gyártási kapacitás kiépítésére irányulnak, a fennmaradó összeget kutatási és fejlesztési célokra fordítják a jövőbeli csomópontok és 450 mm-es ostya fejlesztése és tipikus vállalati költségek, például irodaépületek és számítógépek.
Elmondása szerint annyira költségesek, hogy részben ezért a világon jelenleg csak négy vállalat alakít ki élvonalbeli logikai gyártást: az Intel, a Global Foundries, a Samsung és a TSMC.
Az előadások után feltett kérdésekben az Intel vezetői vigyáztak, hogy ne adjanak túl sok információt. A költségekről és az EUV litográfiára való áttérés lehetőségeiről Holt azt mondta, hogy a költségdiagram "szándékosan egyértelmű", mivel nem tudják, hogy a tranzisztor vonalonkénti költségek mennyiben maradnak a következő csomópontokban. Azt mondta, hogy azt hiszi, hogy az EUV nélkül eljuthatnak a vonal alá, "de én nem akarom."
Krzanich szerint a vállalat úgy gondolja, hogy túlságosan sok szándékát jelezte az iparnak a 14 nm-es terveivel kapcsolatban, így "kicsit körültekintőbb leszünk az információk közzétételében" az új gyártási csomópontokról. Nem kötelezi el magát a társaság szokásos Tick / Tock ütemtervével, amely szerint egy évvel új folyamatcsomót bocsát ki, és a következő évben új architektúrát állít fel, bár Smith szerint a vállalat azt várja, hogy "meglehetősen normál ütemben" legyen, és "10 adott esetben a következő 12 vagy 18 hónapban."
3D NAND és az út a 10 TB SSD-khez
A technológia egy másik területén Rob Crooke, az Intel Nem felejtõ memória megoldások csoportjának (fent) vezérigazgatója új 3D technológiát tárgyalt az SSD-kben és hasonló eszközökben használt NAND flash chipek elõállításában. Azt javasolta, hogy a szilárdtest eszközök "csak az elfogadási görbe elején legyenek", és kijelentette, hogy az adatok közelebb akarnak lenni a CPU-hez, csak a közgazdaságtan elválasztja őket egymástól.
Megjegyezte, hogy az Intel 1992-ben készítette el az első SSD-jét - egy 12 megabájtos modellt -, és azt mondta, hogy a jelenlegi technológia ma 200 000-szer sűrűbb. Az Intel jelenlegi technológiája - amelyet a Micronnal közös vállalkozásban fejlesztettek ki - 256 gigabites NAND memória chipet hozott létre 3D technológiával. Ebben a technológiában a memória tranzisztorok kockáiban van tárolva a hagyományos "sakktábla" kialakítás helyett, és 32 réteg anyagot tartalmaz, körülbelül 4 milliárd lyukkal a bitek tárolására. Ennek eredményeként, mondta, 1 terabyte tárhelyet tud létrehozni körülbelül 2 mm-en és több mint 10 TB-ot egy hagyományos SSD formátumtényezővel.
A kicsi méret mellett a Crooke szerint az SSD-k hatalmas teljesítményjavulásokat kínálnak, mondván, hogy a 4 hüvelykes NAND tárhely 11 millió IOPS-t (másodpercenkénti bemeneti / kimeneti műveletet) képes szolgáltatni, ami egyébként 500 lábnyi hagyományos merevlemez-tárolást igényelne. (Megjegyezte, hogy míg a merevlemez-meghajtók továbbra is sűrűbbek, a sebességük még nem igazán növekedett.)
