Videó: How a CPU is made (November 2024)
Az Intel fejlesztői fórumán a múlt héten számos Intel mérnök sokkal több technikai részletet derített fel a Core M processzorról, az általános Broadwell mikroarchitektúráról és az annak alapjául szolgáló 14 nm-es folyamatról.
Főmérnök és Srinivas Chennupaty, a CPU főépítész, Srinivas Chennupaty elmagyarázta, hogy bár Broadwell az "kullancs" az Intel "tick / tock" ritmusában (ami azt jelenti, hogy ez elsősorban a folyamat 14 nm-re csökken), a Broadwell mikroarchitektúráját kibővítették a Haswell építészetből. használt a jelenlegi 22 nm-es termékekben. Noha a prezentáció nagy része a táblagépekre, a két az egyben és a rajongók nélküli ultrakönyveket célzó, alacsony energiafogyasztású Core M verzióra került, megjegyezte, hogy ennek az építészetnek támogatnia kell a termékek széles skáláját, a táblagépektől a Xeon szerverekig.
Általánosságban elmondta, hogy az egész architektúrát a jobb dinamikus energia- és hőmenedzsmentre fejlesztették ki, csökkentve a System-on-Chip (SoC) alapjárati teljesítményét és a megnövekedett dinamikus működési tartományt, amely lehetővé teszi a szélesebb energiatartományban történő működést.. Ezért működik a ventilátor nélküli rendszerekben a Core M verzió, amely mindössze 4, 5 watt teljesítménnyel csökken.
Ennek egy része a magon belüli fokozott energiagazdálkodásnak, például a különböző energiaállapotokhoz való alkalmazkodásnak tudható be, így a processzor túlmelegedése nélkül szükség esetén továbbra is „turbófényt” kaphat, és fokozottan integrált feszültséggel rendelkezik szabályozó (FIVR), amelynek célja a feszültség változtatása oly módon, hogy figyelemmel kísérje a csúcsigényt és javítsa a teljesítményt alacsony teljesítmény mellett. Ezenkívül a teljes megoldás, a különálló platformvezérlő hubot (PCH) vagy a lapkakészletet is jobban figyelemmel kíséri, hogy a PCH viszont fékezze a csatlakoztatott funkciók energiaellátását, lehetővé téve a linkek alacsony energiafogyasztási állapotba kerülését például SATA meghajtókhoz, PCI Express és USB. És aktív bőrhőmérsékletszabályozással rendelkezik, így a chip maga is képes figyelemmel kísérni a hőmérsékletet, és ennek megfelelően beállítani az energiafelhasználást.
Maga a mikroarchitektúra nagyobb teljesítményt nyújthat, mint az előző Haswell generáció, ugyanolyan frekvencián, olyan funkciók miatt, mint például a nagyobb megrendelésen kívüli ütemező, a jobb címbecslés, valamint a vektor- és lebegőpontos számítás javítása.
Összességében elmondta, hogy míg az egyszálú utasítások ciklusonként csak egy kicsit növekedtek ebben a generációban, mindez azt a tényt növeli, hogy az egyszálú teljesítmény az elmúlt 7 évben 50% -kal nőtt ugyanolyan sebességgel.
Egyéb változások tartalmaznak új titkosítási és biztonsági utasításokat, jobb figyelést, valamint a tranzakciós memória kiterjesztések (TSX vagy Transactional Synchronization Extensions néven ismert) és a virtualizációs parancsok (VT-x) néhány fejlesztését, amelyek az előző generációban voltak.
A Core M-t kísérő PCH lapkakészlet PCH-LP néven ismert, és valójában a 22 nm-es folyamatban állítják elő. Ezt úgy tervezték, hogy tétlen körülbelül 25% -kal kevesebb energiát használjon, és kb. 20% -kal csökkenti az aktív teljesítményt. Ez magában foglalja az audio és a PCI Express tárolási fejlesztéseket is.
Általánosságban elmondta, hogy a változtatások kétszer csökkentik az energiateljesítményt, mint amire számíthatna a hagyományos folyamatméretezés mellett, a továbbfejlesztett egyszálú utasítások óránként és a vektor teljesítményével.
Aditya Sreenivas főmérnök és grafikus építészmérnök szerint hasonló fejlesztéseket alkalmazott a grafikán is. Itt is a cél a teljesítmény / watt javítások, mint például a jobb dinamikus teljesítmény és szivárgásjellemzők, az alacsonyabb feszültségű működés optimalizálása; és mikroarchitektúra fejlesztések a dinamikus teljesítmény csökkentése érdekében. Megjegyezte, hogy ezt 6 és 10 watt teljesítményre is tervezték, talán utalva az új verziókra.
A tényleges grafikus architektúra maga is hasonlít az előző verzióhoz, de a Core M megvalósításában használt GT2 verzió 20-ról 24-re nőtt, 24 végrehajtási egységre, amelyek három "allicencként" vannak elrendezve, mindegyik 8 EU-val. (Egy másik beszélgetésben az Intel mérnöke, amely a számítási architektúrára összpontosított, példákat adott a grafikák 12 és 48 EU-s verzióival, javasolva a jövőbeli verziókat.)
Fontos különbség az, hogy ez a verzió támogatja a Direct X 11.2-et, készen áll a DX12-re, és támogatja az Open GL 4.3-ot és az Open CL 2.0-t. Ez azt jelenti, hogy szinte minden játéknak és alkalmazásnak itt működnie kell a grafikával, bár nem feltétlenül ugyanolyan sebességgel, mint amit egy különálló grafikus chipen látna. De összességében ezek a változások bizonyos esetekben 40% -kal javíthatják a grafikai teljesítményt, összehasonlítva a korábbi Haswell-Y sorozattal.
Egy másik nagy változás a megosztott virtuális memória (SVM) támogatása az OpenCL alatt, amely lehetővé teszi mind a CPU, mind a GPU összetevők kiszámítását. Úgy tűnik, hogy ez lényegében ugyanaz a koncepció, mint a heterogén rendszer-architektúra (HSA), amint azt az AMD és mások támogatták.
Az Intel Fellow és a fő médiaépítész, Hong Jiang szerint az új architektúra a médiafunkciókban is javítással rendelkezik. Azt mondta, hogy a chip lehetővé teszi, hogy az Intel Quick Sync videóinak és videóinak átkódolása "kétszer gyorsabb" legyen, mint az előző verzió, jobb minőségű. Ezen felül támogatja a VP8 dekódolást, valamint az AVC, VC-1, MPEG2 és MVC videókat; JPEG és Motion JPEG dekódolás videokonferenciákhoz és digitális fényképezéshez; és GPU-gyorsított HEVC dekódolás és kódolás akár 4K 30 kép / mp-ig. Amellett, hogy engedélyezi a 4K-os videókat, ezeknek a változásoknak lehetővé kell tenniük a teljes HD-videó 25% -kal hosszabb lejátszását.
14 nm-es folyamattechnika
Bár az Intel korábban sok információt adott ki a 14 nm-es technológiai technológiáról, Mark Bohr, az Intel Senior Logic Technology Development munkatársa végigjárta az új folyamatot, és további információkat osztott meg.
"Legalább az Intel számára a Moore törvény folytatódik." - mondta egy dia, amely azt jelzi, hogy az Intel évek óta átlagosan 0, 7-szeresen méretezi a tranzisztorok nagyságrendjét, és továbbra is ezt teszi. (Vegye figyelembe, hogy ha mindkét dimenzióban méretez, akkor kap egy új tranzisztort, amely körülbelül 50% -kal nagyobb az előző generációéhoz képest, amit a Moore törvény technikailag megjósol.)
Beszélt arról, hogy ez volt az Intel második generációja a „Tri-Gate” tranzisztorokban, a 22 nm bevezetést követően (az Intel a „Tri-Gate” kifejezést használja olyan tranzisztorok lefedésére, ahol a csatorna a szubsztrát fölé van emelve, például egy uszony, és a vezérlő mindhárom oldal körül körbekerül, olyan szerkezetre, amelyet az ipar nagy része "FinFET" tranzisztoroknak nevezünk). Megjegyezte, hogy az uszonyok közötti távolság 60 nm-ről 42 nm-re csökkent, miközben az új folyamatra lép; az uszonyok magassága valójában 34 nm-ről 42 nm-re nőtt. (A fenti diaban a "nagy k-dielektrikum" sárga színű; a fém kapuelektróda kék színű, a nagy k / fém-kapu kialakításánál, amelyet az Intel 45 nm-es csomópontja óta használ.)
A 14 nm-es generáción azt mondta, hogy a legkisebb kritikus dimenzió a háromkapu uszony szélessége, amely körülbelül 8 nm volt, míg más kritikus méretek 10 nm és 42 nm között változtak (a peremmagasság középpontja és a középpont közötti távolság mellett) a következő fin hangmagasság). Megjegyezte, hogy a tranzisztorokat gyakran többszörös bordákkal készítik, és a tranzisztoronkénti bordák számának csökkentése jobb sűrűséget és alacsonyabb kapacitást eredményez.
Ebben a generációban, a finom hangmagasság 0, 7x-rel (60-ről 42 nm-re), a kapu hangmagassága 0, 87x-rel (90-70 nm-re) és az összeköttetés hangmagassága 0, 65x-rel (80-ről 52 nm-re) csökkent, így a teljes átlag a történelmi 0, 7x átlag körül. Egy másik módja annak, hogy ezt megnézze, a kapu hangmagasságának és a fém hangmagasságának szorzata, és ott azt mondta, hogy az Intel 0, 53-ra volt a logikai terület skálázására, amely szerint jobb, mint a normál. (Félként azt is érdekelte, hogy a Bohr diái a Core M processzort 1, 9 milliárd tranzisztorral mutatják, 82 mm2 méretben), szemben a hivatalos diagramban szereplő 1, 3 milliárddal; az Intel PR elismerte a hibát, és azt mondta, hogy 1, 3 milliárd a helyes ábra.)
A tranzisztorra eső költségek vizsgálatakor Bohr egyetértett azzal, hogy a gyártott szilícium ostya költsége növekszik a kiegészítő maszkolási lépések miatt - néhány rétegnek most kétszeres és akár hármas mintázatát kell megkövetelnie. De azt mondta, hogy mivel a 14 nm-es csomópont jobban teljesít, mint a normál terület méretezés, megtartja a tranzisztoronkénti csökkentés normál költségét.
Valójában grafikonokat mutatott be, amelyek azt mutatják, hogy az Intel azt várja, hogy az ilyen csökkentések folytatódjanak a jövőben is. És továbbra is azt állította, hogy a változások alacsonyabb szivárgást és magasabb teljesítményt eredményeznek, és ezáltal javulnak a teljesítmény wattonként, amit elmondták, hogy a generációnkénti 1, 6-szorosára javul.
Megjegyezte, hogy a Haswell-Y-ről a Core M-re való áttéréskor az Intelnek a meghajtója 0, 51-szer nagyobb lenne, mint a korábbi chip, ha a szolgáltatás-semleges; A Core M a további tervezett funkciókkal elérte a 0, 63-szoros préselési területet.
Bohr szerint a 14nm-es mennyiség jelenleg Oregonban és Arizonában van termelésben, és jövő év elején indul Írországban. Azt is elmondta, hogy míg az Intelnek tranzisztorok két változata volt - nagyfeszültségű és rendkívül alacsony szivárgású -, ez a funkciók széles spektrumát tartalmazza a nagyteljesítménytől a sokkal alacsonyabb végig, különböző tranzisztorokkal, összekapcsolt halmokkal stb.
Úgy tűnik, hogy ennek nagy része része az Intelnek az öntödei térbe történő nyomása, ahol chipeket készít más cégek számára. Valóban, Sunit Rikhi, az öntödei üzletvezető bemutatta Bohr-t, majd később saját beszédet mutatott be, amelyet az Intel összes lehetősége kínál. (Annak ellenére, hogy az Intel fejlett technológiával rendelkezik, nincs tapasztalata az alacsony fogyasztású chipek gyártásában, mint a versenytársak, mint például a TSMC és a Samsung. Tehát hangsúlyozza vezetését a 14 nm-es gyártásban.)
Következő felnőtt 10 nm, Bohr azt mondta, hogy most a "teljes fejlesztési szakaszban" volt, és hogy "napi munkája" a 7 nm-es folyamaton dolgozik.
Azt mondta, hogy nagyon érdekli az EUV (extrém ultraibolya litográfia), mivel javíthatja annak méretezését és a folyamatáram egyszerűsítését, de azt mondta, hogy megbízhatóság és gyárthatóság szempontjából nem áll készen. Azt mondta, hogy sem a 14nm, sem a 10nm csomópontok nem használják ezt a technológiát, bár ezt szerette volna. Azt mondta, hogy az Intel "nem fogadott rajta" 7 nm-en, és anélkül tudna chipeket gyártani abban a csomópontban, bár azt mondta, hogy az EUV-vel jobb és könnyebb lenne.
Bohr szerint a 450 mm-es ostyákra való áttérés a 300 mm-es szabványtól kezdve, amelyet az egész iparág most alkalmaz, segíthet csökkenteni a tranzisztorok költségeit. Elmondta azonban, hogy egy komplett szerszámkészlet és egy teljesen új fab fejlesztése sokba kerül, és attól függ, hogy több nagyvállalat együttműködik-e mindezek megvalósításában. Azt mondta, hogy az iparág még nem igazán állapodott meg a megfelelő időben, tehát több év alatt van.
Összességében azt mondta, hogy még nem látja a méretezés végét, és megjegyezte, hogy az Intel kutatói különféle megoldásokat keresnek a tranzisztorokban, a mintázatokban, az összeköttetésekben és a memóriában. Elmondása szerint számos érdekes műszaki dokumentum volt az utóbbi időben olyan dolgokról, mint a III-V eszközök (különböző félvezető anyagokat használva) és a T-FET (alagút-terepi tranzisztorok), és "mindig volt valami érdekes".
